站长网 动态 Intel关键新击破 晶体管缩小50%、封装密度提升10倍

Intel关键新击破 晶体管缩小50%、封装密度提升10倍

在日前的2021 IEEE IDM(国际电子器件会议)上,Intel公布、展示了在封装、晶体管、量子物理学方面的关键技术新突破,可推动摩尔定律继续发展,超越未来十年。 据介绍,Intel的组件研究团队致力于在三个关键领域进行创新: 一是通过研究核心缩放技术,在未来

在日前的2021 IEEE IDM(国际电子器件会议)上,Intel公布、展示了在封装、晶体管、量子物理学方面的关键技术新突破,可推动摩尔定律继续发展,超越未来十年。
 
据介绍,Intel的组件研究团队致力于在三个关键领域进行创新:
  
一是通过研究核心缩放技术,在未来产品中集成更多晶体管。
 
Intel计划通过混合键合(hybrid bonding),解决设计、制程工艺、组装难题,将封装互连密度提升10倍以上。
  
 年7月的时候,Intel就公布了新的Foveros Direct封装技术,可实现10微米以下的凸点间距,使3D堆叠的互连密度提高一个数量级。
 
二是新的硅技术。
 
比如在300毫米晶圆上首次集成基于氮化镓的功率器件、硅基CMOS,实现更高效的电源技术,从而以更低损耗、更高速度为CPU供电,同时减少主板组件和占用空间。
 
比如利用新型铁电体材料,作为下一代嵌入式DRAM技术,可提供更大内存容量、更低时延读写。
  
三是基于硅晶体管的量子计算、室温下进行大规模高效计算的全新器件,未来有望取代传统MOSFET晶体管。
 
比如全球首例常温磁电自旋轨道(MESO)逻辑器件,未来有可能基于纳米尺度的磁体器件制造出新型晶体管。
 
比如Intel和比利时微电子研究中心(IMEC)在自旋电子材料研究方面的进展,使器件集成研究接近实现自旋电子器件的全面实用化。
 
比如完整的300毫米量子比特制程工艺流程,不仅可以持续缩小晶体管,还兼容CMOS制造流水线。
Intel关键新击破 晶体管缩小50%、封装密度提升10倍

本文来自网络,不代表站长网立场,转载请注明出处:https://www.tzzz.com.cn/html/xinwen/dongtai/2021/1214/38178.html

作者: dawei

【声明】:站长网内容转载自互联网,其相关言论仅代表作者个人观点绝非权威,不代表本站立场。如您发现内容存在版权问题,请提交相关链接至邮箱:bqsm@foxmail.com,我们将及时予以处理。
联系我们

联系我们

0577-28828765

在线咨询: QQ交谈

邮箱: xwei067@foxmail.com

工作时间:周一至周五,9:00-17:30,节假日休息

返回顶部